半導体製造の基本プロセスと製造現場の課題
半導体の製造プロセス、その詳細な流れを正確に理解している方は決して多くありません。半導体の製造には、ナノメートル単位の制御が必要であり、高度な技術が結集されています。本記事では、前コラム記事（半導体入門：新人エンジニアが知るべき基礎知識と製造現場の技術）に紐づけて、半導体が完成するまでの基本フローと、製造現場が直面する技術的課題について分かりやすく解説します。
半導体製造プロセスの全体像と基本フロー
半導体が機能する状態になるまでには、数百を超える細かな処理が行われます。最初はただの「石」から抽出されたケイ素（シリコン）ですが、形状を美しく整えた「ウェハ（薄い円盤状の板）」となり、その表面に電子回路が形成され、最終的には私たちが普段目にする「電子部品」となります。
この変化の全体フローは、大きく分けて以下の４つの段階に分類することができます。
- 【ステップ 1】材準備
- シリコンウェハ生成
- 【ステップ 2】前工程
- 電子回路形成
- 【ステップ 3】後工程
- 形状仕上げ
- 【ステップ 4】検査
- 性能・外観検査
それぞれの段階は、独立した作業でありながらも前後の品質が密接に関わっており、一連の流れ全体で高い精度が求められます。各ステップの具体的な内容について解説します。
| 工程 | 詳細 | 作業内容 |
|---|---|---|
| 【ステップ1】素材準備 | シリコンウェハ生成 | シリコンの原料（石）を化学処理によって高純度化し、結晶炉で溶解し作製した高純度シリコン結晶「インゴット」を、薄い円盤状にスライスする |
| 【ステップ2】前工程 （電子回路形成） |
成膜（層構築1） | 絶縁層や導電層をウェハ上に積層する |
| 露光（リソグラフィー） | 回路設計図をウェハ上に転写して極細のパターンを形成する | |
| 削り取り（エッチング） | 不要な部分を削り取って回路を形成する | |
| 不純物元素注入（ドーピング） | 特定の不純物元素を注入して、p型やn型半導体を形成する | |
| 多層化（層構築2） | 成膜～不純物注入までの工程を何層にも繰り返し、高密度な回路を形成したウェハを作製する | |
| 【ステップ3】後工程 （形状仕上げ） |
ダイシング | 回路が形成されたウェハをチップ状に切断する |
| ワイヤーボンディング | チップと外部端子を金属配線で接続する | |
| パッケージ化 | チップを保護するための外部ケースで封入する | |
| 【ステップ4】検査 | 性能・外観試験 | 電気的性能や外観、耐久性を検査する |
【ステップ 1】素材準備：シリコンウェハ形成
半導体製造の最初のステップは、すべての電子回路を書き込むためのベースとなる、薄い円盤状の板を用意することです。この板を「シリコンウェハ」と呼びます。
半導体の主な材料は、地球上に豊富に存在するシリカから抽出されるケイ素（シリコン）です。これを化学処理によって不純物を徹底的に取り除き、純度99.999999999%（イレブンナイン）という究極に純粋なシリコンを精製します。精製したシリコンを高温で溶かし、温度を精密にコントロールしながらゆっくりと回転させつつ引き上げることで、原子配列が規則正しく並んだ「インゴット」と呼ばれる巨大な円柱状の単結晶シリコンを作ります。出来上がった巨大なインゴットを、非常に薄い円盤状に精密にスライスします。スライスされたウェハの表面には微細な凹凸があるため、鏡面のように極めて滑らかに研磨することで、ついにベースとなる「シリコンウェハ」が完成します。
【ステップ 2】前工程：電子回路形成
前工程は、用意されたシリコンウェハの表面に、目に見えないほど微細な電気回路を形成していく、半導体製造の心臓部ともいえるメインプロセスです。
①表面への薄膜形成：成膜（層構築1）
まっさらなシリコンウェハの表面に、回路を保護・絶縁するための「絶縁膜」や、電気を流すための「導電膜」を形成します。このプロセスでは、特殊なガスを流して起こす化学反応や、物理的に材料を飛ばして貼り付ける物理蒸着などの技術を用い、ナノレベルの極薄の機能膜を均一に堆積させます。
②回路を光で焼き付ける：露光（リソグラフィー）
成膜された膜の上に、光に反応して性質が変わる感光液を均一に塗布します。その後、あらかじめ設計された超微細な電子回路パターンが描かれた原版を用い、そのパターンを巨大な投影レンズシステムに通してウェハ上に投影し、強力な紫外線を照射します。これにより、写真のフィルムを現像するように、設計図のパターンをウェハ上の感光液へ正確に焼き付けます。
③不要な部分を削り取る：削り取り（エッチング）
露光によって光が当たった部分または当たらなかった部分、どちらか一方の感光液のみを化学薬品で溶かして除去し、下地の機能膜を露出させます。続いて、露出した機能膜に対し特殊な反応性ガスや化学薬品を用いて不要な部分を削り落とします。感光液の残っている部分だけが削られずに守られるため、設計通りの微細な回路パターンだけがウェハ上に精密に残ります。
④特性を変えて電気の通り道を作る：不純物元素注入（ドーピング）
本来の純粋なシリコンウェハは、電気を通しにくい（絶縁体に近い）性質を持っています。そこで、必要な箇所に電気的な性質を与えるため、リン（P）やホウ素（B）といった不純物元素を、高電圧で加速させてウェハ内部に直接打ち込みます。これにより、電流を運ぶ電子が多い「n型半導体」や、電子が不足した「p型半導体」を作り出し、トランジスタなどのスイッチング素子を形成します。
⑤ 回路を立体的に重ねる：多層化（層構築2）
スマートフォンのCPUなどに代表される現代の高性能な半導体は、1層の回路だけでは現在求められる高性能化を実現できません。そのため、上記の「成膜 ⇒ 露光 ⇒ エッチング ⇒ ドーピング」という一連の処理を、位置を精密に合わせながら何層も積み重ね（場合によっては数十層）、多層化します。層と層の間に絶縁膜を挟み、タワービルを建設するように立体的に回路を積み重ねていくことで、1平方センチメートルの中に数百億個ものトランジスタが高密度に詰め込まれたウェハが完成します。
【ステップ 3】後工程：形状仕上げ
前工程が完了すると、ウェハ上には数千個から数万個もの同一の回路が敷き詰められた状態となります。後工程では、このウェハを1つ1つのチップへと切り離し、実際に機器で使える「電子部品」の形に仕上げます。
① チップに切り分ける：切断（ダイシング）
ウェハの裏面を薄く削って所定の厚みまで平らに整えた後、超極薄のダイヤモンド刃を高速回転させて切り進める方法や、レーザー光線を用いて熱による負担を与えずに分子の結合を直接切断する方法で、回路同士の境界線に沿って縦横に正確に切り分けます。これにより、ウェハは「ベアチップ」と呼ばれる、四角い極小の「半導体のかけら」へと切り離されます。
② 外部と電極をつなぐ：配線接続（ワイヤーボンディング）
切り出された動作可能なチップを、電子機器の基板と接続するための金属の土台の上に、強力な接着剤で固定します。その後、チップ上にある電気の出入り口と、土台側にある外部接続用の端子を、髪の毛よりもはるかに細い極細の金や銅、アルミニウムの金属線を用いて、熱と超音波を加えて高速でつなぎます。
③ 樹脂のケースで守る：保護封止（パッケージ化）
薄い「半導体のかけら」や極細の金属線は、熱、湿気、物理的な衝撃、塵やホコリに対して非常に弱く、むき出しのままではすぐに壊れてしまいます。これを防ぐため、耐久性に優れた樹脂を用いて、チップ全体を型の中で包み込み、熱を加えて頑丈に固めます。このプロセスを経て、私たちが普段目にする「黒い長方形や正方形の電子部品」としての外装が完成します。
【ステップ4】検査：性能・外観試験
完成した半導体パッケージ製品に対して、出荷前の最終チェックを行います。電気信号を入力し、設計通りの速度や消費電力で正しく動作するかを確認する「電気的性能試験」、高温・低温環境下で動作させる「環境・信頼性試験」、さらに外装表面に微細な傷、ひび割れ、端子の曲がり、異物の付着有無を確認する「外観検査」を行います。この極めて厳しい品質基準をクリアした良品だけが梱包・出荷され、世界中の電子機器に組み込まれます。
製造現場が直面している３つの技術的課題
半導体の微細化や要求スペックが引き上がる中、製造現場では前回のコラム（全体の基礎知識）で解説した基本的な精密性・効率性・環境要件に加え、各製造工程に直結したさらにハイレベルな物理的課題と直面しています。
課題 1：多層プロセスにおける「重ね合わせ精度」
前回のコラムでは、極限の細さで回路を描くための位置決め精度について解説しました。しかし、今回の製造工程に直結する課題としては、「多層化（層構築2）における下の層と上の層のナノレベルの位置合わせ」が挙げられます。
何十層にもおよぶ回路を縦に積み上げる前工程では、ほんのわずかでも層と層の位置がずれ、接続穴の位置に誤差が生じると、すべての回路が導通不良となって製品不良を招きます。そのため、露光や積層工程を繰り返す際には、前工程での加工面を常にサブナノメートル級の誤差で位置調整し続ける高度な「アライメント制御技術」が、微細化の歩留まりを守るための最大の課題となっています。
課題 2：高加減速の連続に耐えるタクトタイム短縮と長期稼働信頼性
半導体の生産現場では、急増する製品需要に対応するため、搬送タクトタイム（処理サイクル）の短縮も重要課題のひとつです。
移動ステージや搬送アームを単に「高速で止める」だけでなく、「24時間365日、激しい高加減速の往復駆動を繰り返し行っても性能が変化しない」耐久性能が強く要求されます。高速での急停止は、装置全体に強い反力と擦れを与え、部品の早期摩耗や劣化を引き起こします。タクトタイム向上の極限を追求しつつ、装置のメンテナンス周期を伸ばし稼働率を最大化するために、高剛性で高耐振・高耐久な直動技術が現場で不可欠となっています。
課題 3：超真空・高温ガスなどの特殊工程環境における低発塵
クリーンルームが必須である半導体製造ですが、前工程の「成膜」や「不純物注入」など、多くの重要なプロセスは「超高真空環境下」や「反応性ガス雰囲気下」で行われます。
真空状態では大気中とは異なる摩擦・摩耗現象が発生し、さらに潤滑剤の蒸発やアウトガスによる汚染対策が重要となります。万が一、真空槽の中で稼働する搬送用アクチュエータやロボットアームから油分が揮発、わずかな摩耗粉が飛散すれば、真空チャンバー全体が汚染されてしまいます。そのため、過酷な特殊環境条件であっても、アウトガスを極限まで低減させる特殊材料設計、接触摩擦を最小限にする案内技術など、工程環境に最適化した低発塵対策の難易度が極めて高まっています。
高度な製造課題を解決する精密機械部品
半導体製造現場では、微細化の極限を追求する一方で、前段で触れた重ね合わせ精度やタクトタイム、環境負荷といった複合的な技術課題に直面しています。これらの課題を克服し、歩留まりの向上と安定稼働を実現するための一例として、当社の「精密位置決めテーブルTS・CT」について紹介します。
精密位置決めテーブルTS・CT
「精密位置決めテーブルTS・CT」は鋳鉄製のスライドテーブルとベッドを研削加工し、厳選された高精度な構成部品を組み込むことで、高い走行精度と高精度な位置決め精度5μmを実現しており、露光や積層工程における微細な位置ずれや動作中の姿勢変化を徹底的に抑制し、歩留まり向上に直結する正確な回路構築を支えます。
また、生産効率を左右する「タクトタイム短縮と長期稼働信頼性」に対しては、高加減速の往復駆動を繰り返す過酷な環境下でも、保持器ずれを防止する、ラック&ピニオン内蔵形クロスローラウェイを採用しているので、立軸使用や高加減速運動にも安心して使用できます。この高い剛性と振動減衰性により、高速駆動による部品の早期摩耗や精度劣化を防ぎ、メンテナンス周期を飛躍的に延ばすことで、装置の長寿命化と稼働率の最大化を強力にバックアップします。
まとめ
半導体製造においては、本章で紹介したどのプロセスが欠けても現代社会を支える高性能な半導体製品を世に送り出すことはできません。素材の超高純度化から、立体的な回路構築、そして極細の配線接続や樹脂でのパッケージ化に至るまで、人類の精密ものづくりの粋を結集した製造工程の各フローが機能して初めて、私たちは安全で快適なデジタルライフを送ることができるのです。
普段何気なく手にしているスマートフォンや様々な電子機器の奥深くには、こうした「1つの塵も許さない徹底した素材磨き」「寸分狂わぬ光の焼き付け」「物理的衝撃から守る外装技術」といった、卓越した半導体製造プロセスの結晶が組み込まれています。
関連製品
本記事に関するIKOメカトロ製品の一部を以下に掲載しています。製品の詳細につきましては弊社までお問い合わせください。
